One's Counter

Beschreibung:

Das Projekt „Ones Counter” als praktische Aufgabe des Teilmoduls Technische Informatik entstand in der Zeit vom 1.Juni 2007 bis 6.Juli 2007. Hierbei galt es sich mit den Grundlagen logischer Schaltungen genaustens zu befassen und umzusetzen. Es war gefordert einen Counter mit einem Eingangssignal von 8 Bit und dezimalen Ausgangssignal sowohl als parallele als auch serielle Variante zu realisieren. Die Umsetzung sollte ebenfalls mit dem Entwurf entsprechender Schaltnetze, Simulationsresultaten und der Simulation mit Hilfe der Programmiersprache VHDL unterstützt werden.